美东时间10月12日上午，OCP全球峰会2026在圣何塞McEnery会议中心开幕。本届峰会历时四天，历史上首次实现满员售罄。Marvell Technology在B31展位呈现其OCP史上最全产品阵容，核心展品包括业界首款专为AI打造的102.4 Tbps交换硅片Teralynx T100，以及旨在突破AI内存容量瓶颈的Structera CXL内存扩展与池化平台。
Marvell通过9场现场演示和14场技术会议，展示了从交换层、内存层到存储层及安全层的完整开放标准AI基础设施组合。这一举动被视为开放式AI基础设施的战略转折点。
Teralynx T100：3nm单体架构重塑AI网络
Teralynx T100是业界首款102.4 Tbps交换硅片，采用3nm工艺制造的单体设计。相较于依赖Chiplet或多芯片封装的竞品，单体架构消除了芯片间互连延迟与额外功耗，集成了片上遥测、拥塞控制及内存语义寻址功能。
据Marvell数据，T100典型功耗低于1,000瓦，较竞品降低多达25%。该数据尚未获第三方独立审计，但若属实，将允许数据中心在现有电力限制内部署更多加速器。T100支持高达512端口基数，兼容以太网及UALink衍生协议，目前正向主要超大规模客户采样，预计2027年初广泛上市。
Futurum Group分析师指出，随着GPU机架功率逼近120千瓦，网络设备功耗占比显著。Marvell与Broadcom同时进入102.4 Tbps市场，胜负关键将取决于超大规模客户的实际部署表现。
Structera平台：三层架构打破“内存墙”
针对LLM推理中的内存容量瓶颈，Marvell推出Structera CXL平台，成为唯一覆盖CXL内存架构三个层级的供应商：
- Structera X（内存扩展）：通过PCIe插槽提供原始容量，单处理器最多增加12 TB内存，功耗低于30瓦。基准测试显示，添加128 GB CXL内存可将首令牌时间加速近四倍。
- Structera A（近内存加速）：集成Arm Neoverse V2核心，提供1.6 Tbps内存带宽，使处理逻辑靠近内存池运行，降低KV缓存检索延迟。
- Structera S（机架级池化）：源自2026年1月以5.4亿美元收购的XConn Technologies。Structera S 30260是一款260通道CXL交换机，支持CXL 3.0多级交换，实现高达48 TB的机架级内存池化，允许多主机共享一致性内存资源。
光互连与存储：能效与带宽的双重升级
在光互连领域，Marvell展示业界首款8×200G发送重定时光学（TRO）DSP——Ara T。该芯片同样采用3nm工艺，带宽达1.6 Tbps。与完全重定时（FRO）设计相比，TRO仅在发送端调节信号，显著降低功耗。Ara T自2026年第一季度起已向客户采样。
存储层面，Marvell推出支持PCIe Gen 6的Bravera SC6 SSD控制器，吞吐量较上一代翻倍，x16链路上可达约121 GB/s。SC6专为处理AI推理中的KV缓存溢出设计，支持NAND无关采购策略，预计2026年第四季度开始客户采样。
安全与生态：硅级信任与开放标准
Marvell还展示了集成硬件安全模块（HSM），将密钥管理直接嵌入服务器托盘硅片，满足FIPS 140-3认证要求，适应多租户超大规模环境的安全需求。
软件生态方面，Marvell深度参与SONiC和OCP SAI社区，推动其支持内存语义AI Fabric及UALink抽象接口。在为期四天的峰会中，Marvell高管与工程师将就AI网络软件、CXL语义、光学可靠性及硬件安全等议题发表14场演讲，倡导以开放标准替代专有Fabric。
背景显示，包括AMD、Intel、Google、Meta在内的多家科技巨头正推动UALink等开放标准，以抗衡Nvidia的专有NVLink生态。OCP基金会同时宣布，2027年峰会将迁至旧金山Moscone中心，以应对活动规模的持续扩张。
【星途科讯 图文丨欧阳布布 首发于ZAKER科技，转载请注明出处】
